(54) ELECTRONIC DEVICE


(11) 62-263667 (A) (43) 16.11.1987 (19) JP (21) Appl. No. 61-106645 (22) 12.5.1986 (71) HITACHI TOBU SEMICONDUCTOR LTD(1) (72) YOSHIJI KODAIRA

(51) Int. Cl<sup>4</sup>. H01L23/50,H01L23/28

PURPOSE: To further reduce mounting area compared with the case of flat mounting by mounting a sealed body longitudinally long without the external

connection terminal extended outside the sealed body.

CONSTITUTION: The first external connection terminals 11, 14 are projected from one side Pa and the ends 11b, 14b of the terminals 11, 14 are bent outside along the side Pa. The second external connection terminals 12, 13 are projected from the other side Pb and the ends 12b, 13b of the terminals 12, 13 are bent outside a package P. The ends 11b-14b of the first and the second external connection terminals are on the same plane. Mounting area is reduced but height H is equivalent to a length L and is constant. Accordingly, the characteristics of a transistor Q for power loss, etc. is not depreciated.



257/696

#### ' 19 日本国特許庁(JP)

10 特許出額公開

## ⑫ 公 開 特 許 公 報 (A)

昭62 - 263667

@Int Cl.

識別記号

厅内整理番号

④公開 昭和62年(1987)11月16日

H 01 L 23/50 R - 7735-5F A - 6835-5F

審査請求 未請求 発明の数 1 (全5頁)

会発明の名称 電子装置

> ②特 顋 昭61-106645

の出 昭61(1986)5月12日

②発 明 者 平

埼玉県入間郡毛呂山町大字旭台15番地 日立東部セミコン

タクタ株式会社内

①出 頭 人

> 顋 人

印出

日立東部セミコンダク

埼玉県入間郡毛呂山町大字旭台15番地

タ株式会社

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

②代 理 弁理士 小川 勝男 外1名

1. 発明の名称 笔子装置

- 2. 毎許請求の節照
  - 1. 封止体によって封止される半導体チップと、 一端が上配封止体内において上記半導体チップ にワイヤを介して接段され、かつ他端が上記封 止体の互いに対抗する2個面のうちの一方の側 面から上記封止体外に延長されて、との一方の 舞面に沿って折り曲げられる第1の外部接続増 子と、上記封止体の他方の関面から突出し、か つその先端部が上記第1の外部接続端子と同一 面になるように折り曲げられる第2の外部接続 増子と、上記第1および第2の外部接続増子の 上記折り曲げ部に対し段長構造に形成された上 記封止体と、をそれぞれ具備したことを呼気と する位子装置。
- 3. 発明の辞細な説明

「全英トの利用分野)

本発明は、トランジスタ。半導体炎被回び等の

電子装置に関し、特に実装密度を向上させる際に 利用して有効な技術に関するものである。

「従来の技術)

上記電子装置の封止体、換言すればパッケージ には各種の形状のものがある。 TSIid State technology) 日本版」(September 1982, pp 69~77)には、ICパッケージングの動向と頭し て、各種パッケージの形状が配収されている。

その既要は、平板状のパッケージの周囲に外部 接続端子を設けるか、或いはパッケージの下面に 外部接続端子を設けたものである。

本発明者は、上記電子装置の契装密度を向上さ せるべく種々の技術的検討を行った。以下は、公 知とされた技術ではないが、本発明者はよって世 討された技術であり、その概要は次のとおりであ

第6回は、トランジスタに適用されるリードス レーム1の一例を示すものであり、2,3,4. 5.6は外部接級電子となる。そしてAは半昇は チップが固定される位置を示し、点鎖で示した真 はパッケージ、すなわち對止体の大きさを示すも のである。

上記外部接続端子2~6は第7図のように折り曲げられ、パッケージされたときの平面形状は、第8図のようになる。なお、記入された寸法は、トランジスタの位力損失等を勘製して決定された大きさの一例を示すものである。

#### (条明が解決しようとする問題点)

すなわち、上記平面形状から明らかなように、パッケージの2 側面に形成された外部接続な子が外側方向に折り曲げられている。実装時には、上記外部接続端子を回路パメーン上に設置し、半田付けするのであるから、実装面積としては外部接続端子2~6 の長さ分を見込んだものが必要になる。上記寸法によれば一辺が2.8 mm であるから、実装に必要な面積は強小で7.8 4 mm² になる。

一方、VTRヤTVのチェーナ等では、コイル 等が多用されているので、実装面積は縮小したい ものの、コイルの高さ分によって高さ方向のスペ ースに余谷がある場合がある。このような状態を

すなわち、對止体を凝長構造に形成し、実装時に上記封止体を改長構造に実装する一の毎面に上記封止体と実質的に同一平面となる外部接続端子を形成するとともに、上記一の平面に対し互いに対抗する他の偶面から第2の外部接続端子を対比は は外に突出せしめてその先端部を上配第1の外部接続端子と同一面に形成し、上記第1および第2 の外部接続端子をたとえばブリント 毒板に形成された回路パターンに接触せしめて実装するものである。

## 〔作 用〕

上記した手段によれば、対止体の一の側面に形成された外部接続端子を回路パターンに半田付け等により突接すると、この面に外部接続端子が形成されているので、上記封止体外に延長された外部接続端子がなく、この分突装面根が低級される上に、対止体が健長に突装されるので、平板状に突装される場合に比較して変に突装面積を低減するとかでき、トランジスタ・I C等の突装面積を低減する、という本発明の目的を達成すること

考えると、上記トランジスタを鞭長構造化すれば、 実装面積を小にして、必要なトランジスタ,I C 等を実装することができる。

換含すれば、電子装置の体積を変えず、面積を 縮小すれば実装密度を向上し得ることになる。

そして、パッケージの外傷方向に突出している 外部接続増子をパッケージ外に突出しない形状に すれば、実装面積はパッケージの大きさに超小し 得ることに気づいた。しかもパッケージは実装面 に対し平板状にせず、縦長構造にすれば、実装面 様を更に縮小し得ることに気づいた。

本発明の目的は、実装面積を低減したトランジ スタ、1 C等の電子装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書および森付図面から明らかになる であろう。

#### [ 問題点を解決するための手段]

本敵において開示される発明のうち代表的なものの数数を簡単に説明すれば、下記のとおりである。

ができる。

### 〔实施例-1〕

以下、第1図~第4図を参照して本発明を適用 した電子装置の第1実施例を説明する。

本実施例の特徴は、トランジスタをパッケージを確受構造になし、実装密度を低減したことにある。なお、上配トランジスタは、Dual Gate FETであるが、これは本発明が適用されるトランジスタの一例であって、上記トランジスタに限定されるものではない。

第1 図は外部接続端子11~14の折り由げ形 状を示すものであり、銅板等からなるリードフレ ームは、上記第1図に示した形状と同一のもので あってよい。

外部接続端子11の先端部11aには、第1回 に示すように半導体チップ15が固定され、他の 外部接続端子12~14の各先端部12a~14a はインナーリードとなる。そして半導体チップ15 と各インナーリードとは、ワイヤボンディングさ れる。なお、第1回に示す点線は、労脂対止生の パッケージの大きさを示すものである。

上記外部接続端子11.14は、本発明でいう 第1の外部接続端子に相当し、上記外部接続端子 12.13は本発明でいう第2の外部接続端子に 相当する。

第2図はパッケージされたトランジスタQの形状を示す無視図であり、パッケージアの互い化対抗する側面 Pa. Pbは、本発明でいう一方の側面と他方の側面に相当する。

一方の側面 P a から第1の外部接続な子11, 14が突出し、その先端部11b,14bは側面 P a に沿って外鎖方向に折り曲げられている。

他方の一個面Pbから第2の外部接続端子12,13が突出し、その先端部12b.13bは第2図および第3図に示すようにパッケージPの外側方向に折り曲げられている。そして、上記第1および第2の外部接続端子の先端部11a~14bは同一平。面、換賞すれば面一になされている。

第3図は上記Pa方向からみたトランジスタQ の平面図であり、記入した数字は平面の寸法を示

外部接続増子11.14がパッケージの積方向に 実出していないため、実装面積が大幅に低減され る。しかもパッケージPの体限は、上記検討例と 同一であることから、電力損失は同一にすること ができる。

上記実施例で示したトランジスタQは下記の如 を効果を奉する。

- (i) トランジスタバッケージの平面面様の小な一角面に外部接続端子を形成し、しかも上記外部接続端子のパッケージ外への突出部分を無くしたので、トランジスタの実装面積を低減する、という効果が得られる。
- (2) 上記(1)により、世子被影の実装密度を向上し得る、という効果が得られる。
- (3) 上記(2)により、電子機器の小型化が容易になる、という効果が得られる。
- (4) トランジスタのパッケージを経受協造にして 突接し得るので、パッケージの体積を小にする必 受がなく、トランジスタの電力損失等が創約され ない、という効果が得られる。

すものである。そして英装面積は、2.8m×1.85mxによって決定され、面積は5.18mとなる。上記検討例の実装面積が7.84m2であるから大幅に低波されることになる。

なお、突装面積は上記のように低級されるものの、高さ日は検討例における長さ上に相当し不変であるとする。この結果、トランジスタQの電力 損失等に対する特性が低下することはない。

ところで、第2図に示すように先尾番11b, 14bは一個面Paの段差部21に形成され、両 者の表面が実質的に面一になるようになされている。

一領面 Pa には、実装時にトランジスタ Qを位置決め、固定するための接着剤が塗布される。上配折り曲げ部 11 b~14 bは、ブリント 基板に形成された回路パターン(何れも図示せず)上に接触するように位置決めされ、接着剤によって固定される。次いで半田付けにより実装される。

したがって、上記構造のトランジスタQによれば、バッケージPが変長構造に形成され、しかも

(5) 外部接続端子の折り曲げ部をパッケージの一 側面と突覚的に同一平面とし、上配折り曲げ部を 回路パターン上に接触せしめて、接着剤により位 置決め、固定ができるようにしたことにより、ト ランジスタの自動装置、自動実装が可能になる、 という効果が得られる。

なお、上記実施例は、本発明をトランジスタに 通用したものであるが、半導体集積回路(以下に おいてICという)にも適用することができる。 〔実施例 - 2〕

次に、第4図および第5図を参照して本発明の 第2実施例を説明する。

本実施例と上記実施例との相違点は、本発明を デュアルインライン型のICK適用したことにある。

IC21において、Pはパッケージを示し、一個面Paに形成された外部接続端子22と他の側面Pbに形成された外部接続端子23とは、上配折り曲げ部13b,14bと同様にして形成されたものである。パッケージPは窓示のように破長環境

## 特開昭62-263667(4)

てある。

したがって、上記外部接続端子22,23を用いて実装した場合、実装面積は上記第1実施例同様に、側面PaまたはPbの面積と、外部接続端子23の面積との和によって決定される。そして上記同様に、実装面積が低減される。

本実施例は、上記同様の効果を有するうえに、 下記の如き効果を奏する。

(6) I Cの一個面に複数の外部接続端子を面一に 形成してパッケージの実装面に外部接続端子を形 成するとともに、他の側面から突出した複数の外 部接続端子の先端部を上記外部接続端子と同一平 面になるように折り曲げることにより、I Cの実 装時の平面面積が低減するので、実装面積を低減 する、という効果が得られる。

(7) I Cのパッケージを疑長構造化したので、I C の実装面積を小化したにも関与ず、I C の体積を大にすることができ、I C の集積度を向上し得る、という効果が得られる。

以上に、本発明者によってなされた発明を実施

設長構造として、電子装置の電力損失等の機能を 摂うことなく実装面積を低減する、という効果を 得るものである。

#### 4. 図面の簡単な説明

第1図~第3図は本発明を適用した電子装置の 第1契施例を示すものであり、

第1図は外部接続端子の折り曲げ構造を示す斜 視図、

第2図はトランジスタの外形を示す斜視図、

第3図は実装面殻を示す平面図、

第4図は本発明の第2実施例を示すICの斜視図、

第5回は上記ICの他の斜視図、

第6図は本発明に先立って検討されたリードフ レームの平面図、

第7 図は上記リードフレームの折り曲げを示す 斜視図。

第8回はトランジスタの平面図である。

Q…トランジスタ、11~14…外部接続電子、 1.1b~14b.22,23…折り曲げ部、21 実施例に限定されるものではなく、その要旨を急 脱しない範囲で独々変形可能であることはいうま でもない。例えば、上記折り曲げ部12b,13b, 23をパッケージの実装面となる鋼面Paに沿う ように折り曲げてもよい。この場合、トランジス

例にもとづき具体的に説明したが、本発明は上記

タQ,IC21の何れについても実装面積を更に 低減することができる。

以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるトランジスタ等に適用した場合について説明したが、それに限定されるものではなく、例えばハイブリッド1Cに利用することもできる。

#### 〔 発明の効果〕

本類において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

すなわち、トランジスタ、ICの如き電子装置の外部接続増子をパッケージの実装面となる一側面と面一に形成するとともに、上記パッケージを

… IC、Pa, Pb…—伽面、P…パッケージ。

代理人 弁理士 小川 勝 男

# 特開昭62-263667 (5)

